士兰微申请集成电路专利，实现集成电路版图版本的有效管理

　　2024年1月6日消息，据国家知识产权局公告，杭州士兰微电子股份有限公司申请一项名为“集成电路版图及其版本标识方法”，公开号CN117350230A，申请日期为2023年10月。

　　专利摘要显示，本申请公开了一种集成电路版图及其版本标识方法，集成电路版图包括多层子版图，至少部分子版图为设置一个或多个标识模块的标识子版图，相邻标识子版图的相对应标识模块之间级联，标识模块包括：输入端口和输出端口，输出端口的电平状态根据标识模块的状态设为与输入端口的电平状态一致或相反，每个标识模块的输入端口与上一级标识子版图中对应的标识模块的输出端口连接或接收参考信号，每个标识模块的输出端口与下一级标识子版图中对应的标识模块的输入端口连接或输出标识信号，最后一级标识子版图中每个标识模块输出的标识信号生成集成电路版图的版本编码。本申请通过读取电信号获得集成电路版图的版本编码，实现集成电路版图版本的有效管理。