安路科技申请DDR写均衡电路系统及其训练方法专利，训练结果精度都能达到5ps

　　2024年1月19日消息，据国家知识产权局公告，上海安路信息科技股份有限公司申请一项名为“DDR写均衡电路系统及其训练方法“，公开号CN117423369A，申请日期为2023年10月。

　　专利摘要显示，本发明提供一种DDR写均衡电路系统及其训练方法，包括标准延迟模块和可配置逻辑资源模块；所述标准延迟模块用于调整整体延迟时间的长短，所述标准延迟模块包括SDL单元和CDL单元；所述可配置逻辑资源模块用于实现对DDR接口信号的控制，以及实现写均衡训练过程的控制。通过SDL单元和CDL单元能够在写均衡训练过程中对WDQS的延迟时间进行精细调整，使得在DDR的所有使用频率下训练结果精度都能达到5ps，同时，通过可配置逻辑资源模块能够有效降低硬件资源的复杂度，解决了现有DDR写均衡硬件资源占用量大且训练误差较大的问题。